Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/002159

International filing date: 14 February 2005 (14.02.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-122075

Filing date: 16 April 2004 (16.04.2004)

Date of receipt at the International Bureau: 07 April 2005 (07.04.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

17.02.2005

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2004年 4月16日

出 願 番 号

特願2004-122075

Application Number: [ST. 10/C]:

[JP2004-122075]

出 願 人 Applicant(s):

松下電器産業株式会社

2005年 3月25日

特許庁長官 Commissioner, Japan Patent Office 1) [1]



特許願 【書類名】 2037650033 【整理番号】 平成16年 4月16日 【提出日】 【あて先】 特許庁長官殿 G05F 1/445 【国際特許分類】 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 木下 雅善 【氏名】 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 崎山 史朗 【氏名】 【特許出願人】 000005821 【識別番号】 松下電器產業株式会社 【氏名又は名称】 【代理人】 100077931 【識別番号】 【弁理士】 前田 弘 【氏名又は名称】 【選任した代理人】 【識別番号】 100094134 【弁理士】 小山 廣毅 【氏名又は名称】 【選任した代理人】 【識別番号】 100110939 【弁理士】 【氏名又は名称】 竹内 宏 【選任した代理人】 【識別番号】 100110940 【弁理士】 嶋田 高久 【氏名又は名称】 【選任した代理人】 100113262 【識別番号】 【弁理士】 【氏名又は名称】 竹内 祐二 【選任した代理人】 【識別番号】 100115059 【弁理士】 【氏名又は名称】 今江 克実 【選任した代理人】 【識別番号】 100115691 【弁理士】 【氏名又は名称】 藤田 篤史 【選任した代理人】 【識別番号】 100117581 【弁理士】 【氏名又は名称】 二宮 克也

【選任した代理人】 【識別番号】 100117710 【弁理士】 【氏名又は名称】 原田 智雄 06-6445-2128 【電話番号】 【連絡先】 担当 【選任した代理人】 【識別番号】 100121728 【弁理士】 【氏名又は名称】 井関 勝守 【手数料の表示】 014409 【予納台帳番号】 16,000円 【納付金額】 【提出物件の目録】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 図面 1 【物件名】

要約書 1

0217869

【物件名】

【包括委任状番号】

【書類名】特許請求の範囲

【請求項1】

基準電圧出力端子から一定電圧の基準電圧を発生する基準電圧発生回路であって、

陰極が接地電位に接続された第1のダイオード素子、

前記第1のダイオード素子とは電流密度が異なり、且つ陰極が接地電位に接続された第 2のダイオード素子、

前記第2のダイオード素子の陽極に一端が接続された第1の抵抗素子、

前記第1の抵抗素子の他端に一端が接続され、他端が前記基準電圧出力端子に接続され た第2の抵抗素子、

前記第1のダイオード素子の陽極に一端が接続され、他端が前記基準電圧出力端子に接続された第3の抵抗素子、

前記基準電圧出力端子に電流を供給する第1のP型トランジスタ、

ゲート端子が自己のドレイン端子及び前記第1のP型トランジスタのゲート端子に接続された第2のP型トランジスタ、及び、

前記第1のダイオード素子の陽極の電圧と前記第1及び第2の抵抗素子同士の接続点の電圧とが等しくなるように前記第2のP型トランジスタのドレイン電流を制御する帰還型制御回路を有するバンドギャップリファレンス回路と、

前記バンドギャップリファレンス回路の基準電圧出力端子の出力電圧が異常安定点にあるとき正常安定点に移行させるスタートアップ回路とを備え、

前記スタートアップ回路は、前記バンドギャップリファレンス回路の第2のP型トランジスタのドレイン端子と接地電位の間に配置され、前記第2のP型トランジスタのドレイン電流がほぼ零値のときにそのドレイン電流を増大させる

ことを特徴とする基準電圧発生回路。

【請求項2】

請求項1記載の基準電圧発生回路において、

前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたP型トランジスタである

ことを特徴とする基準電圧発生回路。

【請求項3】

請求項1記載の基準電圧発生回路において、

前記スタートアップ回路は、

ゲート端子が前記基準電圧出力端子に接続されたP型トランジスタと、

前記P型トランジスタのソース端子と前記バンドギャップリファレンス回路の第2のP型トランジスタのドレイン端子との間に配置された電流発生素子とを有する

ことを特徴とする基準電圧発生回路。

【請求項4】

請求項3記載の基準電圧発生回路において、

前記電流発生素子は、抵抗素子である

ことを特徴とする基準電圧発生回路。

【請求項5】

請求項3記載の基準電圧発生回路において、

前記電流発生素子は、ダイオード素子である

ことを特徴とする基準電圧発生回路。

【請求項6】

請求項3記載の基準電圧発生回路において、

前記電流発生素子は、ゲート端子がドレイン端子に接続されたトランジスタであることを特徴とする基準電圧発生回路。

【請求項7】

請求項3記載の基準電圧発生回路において、

前記電流発生素子は、ゲート端子が一定電圧に固定されたトランジスタである

ことを特徴とする基準電圧発生回路。

【書類名】明細書

【発明の名称】基準電圧発生回路

【技術分野】

[0001]

本発明は、電源電圧や温度の変動に拘わらず一定電圧を発生する基準電圧発生回路に関し、特に、異常安定点で安定した場合にも、安定点を正常安定点に移行させるスタートアップ回路を備えたものに関する。

【背景技術】

[0002]

従来、電源電圧や温度の変動に拘わらず一定電圧を発生する基準電圧発生回路は、アナログーデジタル変換器などのアナログ回路に広く用いられる。

[0003]

このような基準電圧発生回路としては、図 7 に示すように、バンドギャップリファレンス回路(以下、B G R 回路と略す) 3 0 を有する。このB G R 回路 3 0 は、電流密度の異なる 2 個のダイオード素子D 1、D 2 と、3 個の抵抗素子R 1、R 2、R 3 と、基準電圧出力端子O に電流を供給するP型の第 1 のトランジスタT r 1 に流れるドレイン電流をカレントミラー構成によって決定するP型の第 2 のトランジスタT r 2 と、帰還型制御回路 3 1 とを内蔵する。この帰還型制御回路 3 1 は、差動増幅回路 3 2 と N型のトランジスタT r 3 とにより構成されて、前記第 2 のトランジスタT r 2 のドレイン電流を制御する。

[0004]

前記帰還型制御回路31は、ダイオードD1の陽極と抵抗素子R3との接続点をノードN1とし、2個の抵抗素子R1、R2の接続点をノードN2として、この2つのノードN1、N2の両電圧が等しくなる安定点で動作が安定するように働く。例えば、ノードN1の電圧がノードN2の電圧よりも大きい場合には、差動増幅回路32によってトランジスタTr3のゲート電圧が上昇し、このトランジスタTr3のドレイン電流が増加して、第2のトランジスタTr2のドレイン電流が増加し、その結果、第1のトランジスタTr1のドレイン電流I1が増加して、基準電圧出力端子Oの出力電圧が大きくなり、動作安定点まで移動する。逆に、ノードN1の電圧がノードN2の電圧よりも小さい場合には、差動増幅回路32によってトランジスタTr3のゲート電圧が下降し、このトランジスタTr3のドレイン電流が減少して、第2のトランジスタTr2のドレイン電流が減少し、その結果、第1のトランジスタTr1のドレイン電流I1が減少して、基準電圧出力端子Oの出力電圧が小さくなり、動作安定点まで移動する。

[0005]

図8は、このような基準電圧出力端子Oの出力電圧と、ノードN1の電圧やノードN2の電圧との関係を示す。同図から判るように、ノードN1の電圧は、基準電圧出力端子Oの所定の出力電圧以上の範囲では、その出力電圧値に拘わらずほぼ一定の電圧になる。一方、ノードN2の電圧は、基準電圧出力端子Oの出力電圧が大きくなるに従って、大きくなる。従って、ノードN1の電圧とノードN2の電圧とには、交点(正常安定点)が存在し、帰還型制御回路31によって正常安定点で動作するようになる。その結果、BGR回路30は電源電圧に依存しない出力電圧を作り出すことが可能となる。

[0006]

正常安定点で動作している際の基準電圧出力端子〇の出力電圧は次式で表される。

[0007]

出力電圧 $= V d + k T / q \cdot R 2 / R 1$

\cdot log (Is 2/Is 1 · R 2/R 3)

ここで、V d はダイオード素子D 1 の端子間電圧、k はボルツマン定数、T は温度、 q は電子の電荷量、I s 1 、I s 2 はそれぞれダイオード素子D 1 、D 2 の飽和電流である。ダイオード素子D 1 の端子間電圧 V d は負の温度特性を持つため、抵抗素子R 1 、R 2 、R 3 の抵抗値やダイオード素子の電流 I s 1 、I s 2 をダイオード素子D 1 の端子間電

圧Vdの温度特性に対してキャンセルするように設定することにより、温度に依存しない出力電圧を作り出すことが可能となる。

[0008]

以上のように、BGR回路30は電源電圧や温度に依存しない出力電圧を作り出せる特長がある。しかし、図8から判るように、基準電圧出力端子Oの出力電圧が小さい範囲では、第1のトランジスタTrlから供給されるドレイン電流Ilが非常に少なく、ノードN1の電圧とノードN2の電圧とが交わる異常安定点が存在する。このため、帰還型制御回路31はこの異常安定点で動作を安定させようと制御することがあり、その結果、基準電圧出力端子Oの出力電圧が接地電位付近となって、所望の電圧が出力されなくなる。そこで、基準電圧発生回路には、図7に示すように、BGR回路30に、動作が異常安定点に制御された場合にその異常安定点から正常安定点へと状態を移行させるスタートアップ回路40が備えられる。

[0009]

前記従来のスタートアップ回路40は、特許文献1に記載された構成であって、定電流源15からダイオード素子16に電流を供給して、正常安定点判断用のダイオード電圧を作成し、このダイオード電圧とBGR回路30の基準電圧出力端子Oの出力電圧とを比較回路17で比較して、基準電圧出力端子Oの出力電圧の方が小さい場合には、異常安定点にあると判断して、P型のトランジスタ18をONさせて、そのドレイン電流を基準電圧出力端子Oに供給して、出力電圧を上昇させるようにしている。また、例えば特許文献2に記載されるスタートアップ回路では、出力電圧を監視する電圧監視回路を搭載し、この電圧監視回路が異常安定点にあると判断した場合には、基準電圧出力端子Oと前記ノードN1とに電圧を供給する構成を取っている。

[0010]

このように、従来のスタートアップ回路では、基準電圧出力端子〇の出力電圧を常にモニターし、異常状態時に基準電圧出力端子〇の電圧を上昇させて、異常安定点から正常安定点に移行させている。

【特許文献1】特許第3422706号公報(第1図)

【特許文献2】特許第3185698号公報(第1図)

【発明の開示】

【発明が解決しようとする課題】

$[0\ 0\ 1\ 1]$

しかしながら、従来のスタートアップ回路では、基準電圧出力端子〇の出力電圧を常に モニターする必要があるため、そのモニター回路で常時電流を消費してしまう欠点がある 。例えば、特許文献1においては、ダイオード電圧を発生させるための電流源15や、ダ イオード電圧と出力電圧とを比較するための比較回路17で電流が消費されてしまう。ま た、特許文献2では、基準電圧出力端子の出力電圧を監視する電圧監視回路で電流が消費 されてしまう。このような電流消費は、例えば、電池で駆動する携帯機器に基準電圧発生 回路を内蔵する場合には、携帯機器の使用時間を縮めてしまう欠点がある。

[0012]

更に、従来のスタートアップ回路では、モニター回路等に比較的多くの半導体素子を使用している。例えば、図7に示したスタートアップ回路40に備える比較回路17は、具体的には、図9に示すように多くの半導体素子を用いた差動増幅回路で実現される。このため、このような多くの半導体素子を半導体基板上に実装するためには、広い面積を確保する必要があり、コスト高となってしまう。

[0013]

以上の点に鑑み、本発明の目的は、基準電圧発生回路において、電流消費を増加させることなく、また、少ない素子数で小面積化を図り得るスタートアップ回路を提供することにある。

【課題を解決するための手段】

[0014]

前記課題を解決するために、本発明の基準電圧発生回路は、例えば図7に示したBGR回路において、カレントミラー回路を構成する第1及び第2のP型トランジスタのうち第2のP型トランジスタTr2では、異常安定点でそのドレイン電流が零値になる点に着目し、この状況で第2のP型トランジスタTr2のドレイン電流をスタートアップ回路で強制的に流し、その後、このドレイン電流の増大に伴い前記第1のトランジスタのドレイン電流が増大して、基準電圧出力端子の出力電圧が増大すると、前記第2のP型トランジスタTr2のドレイン電流の多くを帰還型制御回路に流して、スタートアップ回路に流れる電流を少なく制限することとする。

[0015]

具体的に、請求項1記載の発明の基準電圧発生回路は、基準電圧出力端子から一定電圧 の基準電圧を発生する基準電圧発生回路であって、陰極が接地電位に接続された第1のダ イオード素子、前記第1のダイオード素子とは電流密度が異なり、且つ陰極が接地電位に 接続された第2のダイオード素子、前記第2のダイオード素子の陽極に一端が接続された 第1の抵抗素子、前記第1の抵抗素子の他端に一端が接続され、他端が前記基準電圧出力 端子に接続された第2の抵抗素子、前記第1のダイオード素子の陽極に一端が接続され、 他端が前記基準電圧出力端子に接続された第3の抵抗素子、前記基準電圧出力端子に電流 を供給する第1のP型トランジスタ、ゲート端子が自己のドレイン端子及び前記第1のP 型トランジスタのゲート端子に接続された第2のP型トランジスタ、及び、前記第1のダ イオード素子の陽極の電圧と前記第1及び第2の抵抗素子同士の接続点の電圧とが等しく なるように前記第2のP型トランジスタのドレイン電流を制御する帰還型制御回路を有す るバンドギャップリファレンス回路と、前記バンドギャップリファレンス回路の基準電圧 出力端子の出力電圧が異常安定点にあるとき正常安定点に移行させるスタートアップ回路 とを備え、前記スタートアップ回路は、前記バンドギャップリファレンス回路の第2のP 型トランジスタのドレイン端子と接地電位の間に配置され、前記第2のP型トランジスタ のドレイン電流がほぼ零値のときにそのドレイン電流を増大させることを特徴とする。

[0016]

請求項2記載の発明は、請求項1記載の基準電圧発生回路において、前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたP型トランジスタであることを特徴とする。

[0017]

請求項3記載の発明は、請求項1記載の基準電圧発生回路において、前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたP型トランジスタと、前記P型トランジスタのソース端子と前記バンドギャップリファレンス回路の第2のP型トランジスタのドレイン端子との間に配置された電流発生素子とを有することを特徴とする。

[0018]

請求項4記載の発明は、請求項3記載の基準電圧発生回路において、前記電流発生素子は、抵抗素子であることを特徴とする。

[0019]

請求項5記載の発明は、請求項3記載の基準電圧発生回路において、前記電流発生素子は、ダイオード素子であることを特徴とする。

[0020]

請求項6記載の発明は、請求項3記載の基準電圧発生回路において、前記電流発生素子は、ゲート端子がドレイン端子に接続されたトランジスタであることを特徴とする。

$[0\ 0\ 2\ 1\]$

請求項7記載の発明は、請求項3記載の基準電圧発生回路において、前記電流発生素子は、ゲート端子が一定電圧に固定されたトランジスタであることを特徴とする。

[0022]

以上により、請求項 $1\sim7$ 記載の発明では、バンドギャップリファレンス回路が異常安定点にある際には、第2のP型トランジスタのドレイン電流はほぼ零値であるが、スタートアップ回路がそのドレイン電流を増大させるので、バンドギャップリファレンス回路で

は、第1のP型トランジスタのドレイン電流が増大して、基準電圧出力端子の出力電圧も 上昇し、これに伴い帰還型制御回路が前記基準電圧出力端子の出力電圧を正常安定点で安 定するように制御する。この正常安定点では、第2のP型トランジスタのドレイン電流の ほとんどは帰還型制御回路に流れ、スタートアップ回路に流れる電流値は少ないので、電 流消費は少ない。

[0023]

特に、請求項2記載の発明では、基準電圧出力端子が異常安定点にある際には、その基準電圧出力端子の電圧は接地電位に近い電圧であるが、この時、スタートアップ回路に備えるP型トランジスタは、ゲートーソース間電圧が大きくなるので、バンドギャップリファレンス回路の第2のP型トランジスタのドレイン電流を効果的に増加させ、その結果、基準電圧出力端子の出力電圧が素早く上昇して、帰還型制御回路が正常安定点で動作するように制御する。

[0024]

また、請求項3~7記載の発明では、スタートアップ回路が、P型トランジスタと定電流素子との直列回路により構成されるので、このスタートアップ回路に流れる電流の値を、バンドギャップリファレンス回路の正常安定点での第1のP型トランジスタのドレイン電流の値よりも小値に制限できるので、正常安定点での動作を容易に確保できる。

【発明の効果】

[0025]

以上説明したように、請求項1~7記載の発明の基準電圧発生回路によれば、実質的に消費電流の増加なしにスタートアップ機能を実現できると共に、従来必要であった比較回路や電圧監視回路などの比較的複雑な回路を不要にして、素子数を削減できてレイアウト面積を削減でき、コンパクト化及び低コスト化を図ることができる。

【発明を実施するための最良の形態】

[0026]

以下、本発明の実施形態を図面に基づいて説明する。

[0027]

(第1の実施形態)

図1は、本発明の第1の実施形態の基準電圧発生回路を示す。

[0028]

同図において、1はBGR回路、2はスタートアップ回路としてのプルダウン回路である。前記BGR回路1は、一定電圧の基準電圧を出力する基準電圧出力端子Oを持つ。

[0029]

前記BGR回路1において、D1は第1のダイオード素子、D2は第2のダイオード素子、R1は第1の抵抗素子、R2は第2の抵抗素子、R3は第3の抵抗素子、Tr1はP型の第1のトランジスタ、Tr2はP型の第2のトランジスタ、11は帰還型制御回路である。前記第1のダイオード素子D1の陰極は接地電位に接続される。また、前記第2のダイオード素子D2は、その電流密度が前記第1のダイオード素子D1の電流密度とは異なり、その陰極は接地電位に接続される。前記第1の抵抗素子R1は、その一端が前記第2のダイオード素子D2の陽極に接続され、その他端は前記第2の抵抗素子R2の一端に接続される。第2の抵抗素子R2の他端は、前記基準電圧出力端子Oに接続される。更に、第3の抵抗素子R3は、その一端が前記第1のダイオード素子D1の陽極に接続され、他端は前記基準電圧出力端子Oに接続される。

[0030]

更に、前記第1のP型トランジスタTr1は、そのソース端子が電源に接続され、そのドレイン端子が前記基準電圧出力端子Oに接続されて、基準電圧出力端子Oに電流を供給する。前記第2のP型トランジスタTr2は、前記第1のP型トランジスタTr1と共にカレントミラー回路を構成し、そのソース端子は前記電源に接続され、そのゲート端子は自己のドレイン端子と前記第1のP型トランジスタTr1のゲート端子とに接続されていて、前記第1のP型トランジスタTr1に流れるドレイン電流11を決定する。また、前

記帰還型制御回路11は、前記第1のダイオードD1の陽極(以下、ノードN1という) の電圧と前記第1及び第2の抵抗素子R1、R2同士の接続点(以下、ノードN2という) の電圧とが等しくなるように前記第2のP型トランジスタTr2のドレイン電流I2を 制御するものであって、N型のトランジスタTr3と、差動増幅回路14とを有する。こ のトランジスタTr3は、そのソース端子が接地電位に接続され、そのドレイン端子が前 記第2のP型トランジスタTr2のドレイン端子(以下、ノードN3という)に接続され る。また、前記差動増幅回路14は、前記前記2つのノードN1、N2の電圧を入力し、 その出力は前記トランジスタTr3のゲート端子に与えられる。

[0031]

更に、前記プルダウン回路2は、前記BGR回路1の基準電圧出力端子〇の出力電圧が 、図8に示した異常安定点にあるときに正常安定点に移行させるものであって、P型のト ランジスタTr4を有する。このトランジスタTr4は、前記BGR回路1の第2のP型 トランジスタTr2のドレイン端子(即ち、ノードN3)と接地電位の間に配置され、そ のゲート端子は、前記BGR回路1の基準電圧出力端子〇に接続されていて、前記BGR 回路1の第2のP型トランジスタTr2のドレイン電流 I 2がほぼ零値のときにそのドレ イン電流I2を増大させる。

[0032]

次に、本実施形態の動作を説明する。ここでは、第1のP型トランジスタTr1と第2 のP型トランジスタTr2の両サイズが等しく、カレントミラー構成によって両トランジ スタTr1、Tr2のドレイン電流I1、I2について、I1=I2の関係が成立してい るとする。以下、BGR回路1が異常安定点にあって、正常安定点に移行する動作を図1 及び図2を用いて説明する。

[0033]

最初、異常安定点にある状態では、基準電圧出力端子〇の出力電圧は、接地電位に近い 電圧となる。この時、帰還型制御回路11の差動増幅回路14の出力端子の電圧、即ち、 トランジスタTr3のゲート端子(ノードN4)の電圧は0Vになっていて、トランジス タTr3がオフしている。このため、このトランジスタTr3のドレイン電流 I3は、I 3=I 2=I 1=0 (A)となる。従って、基準電圧出力端子Oの出力電圧は、接地電位に 保たれたままである。また、第2のP型トランジスタTr2のドレイン端子は、トランジ スタTr3がオフしているので、電源電位にプルアップされる。

[0034]

前記のようにBGR回路1が異常安定点にある際に、プルダウン回路2では、P型のト ランジスタTr4のゲート端子が接地電位、そのソース端子が電源電位であって、ゲート -ソース間電圧が電源電位になるので、このトランジスタTr4はオンして、BGR回路 1の第2のP型トランジスタTr2から電流I2(=I4)を流し始める。BGR回路1 の第1のP型トランジスタTrlは、第2のP型トランジスタTr2の電流I2をカレン トしているので、第1のP型トランジスタTr1にも電流Ⅰ1が流れ始めて、基準電圧出 力端子〇の出力電圧は、異常安定点と正常安定点の中間電圧まで立ち上がる。

[0035]

そして、基準電圧出力端子Oの出力電圧が中間電圧まで立ち上がって、ノードN1の電 圧>ノードN2の電圧となると、帰還型制御回路11の差動増幅回路14がノードN1の 電圧=ノードN2の電圧となるように、N型のトランジスタTr3のゲート電圧を上昇さ せる。ここで、前記差動増幅回路14は、消費電流を削減するために一般的に応答速度が 遅く、トランジスタTr3のゲート端子(ノードN4)の電圧がその閾値電圧を超えるま での間、そのドレイン電流 I 3 は、 I 3=0 である。この期間が図 2 の過渡状態(1)に 対応する。

[0036]

その後、トランジスタTr3のゲート電圧がそのトランジスタTr3の閾値電圧を超え ると、ドレイン電流I3が流れ出して、第1のP型トランジスタTr1のドレイン電流I 1が増加を始め、基準電圧出力端子〇の出力電圧が上昇する。基準電圧出力端子〇の出力 電圧が上昇すると、それに伴い、プルダウン回路2のトランジスタTr4のゲートーソース間電圧が小さくなるので、トランジスタTr4のドレイン電流I4は小さくなる。この期間が図2の過渡状態(2)に対応する。

[0037]

[0038]

このように、BGR回路1の第2のP型トランジスタTr2のドレイン電流 I 2を、帰還型制御回路 I 1で制御される電流 I 3 以外に、プルダウン回路 2 にも流し、プルダウン回路 2 に流れる電流 I 4 が増加すると、帰還型制御回路 I 1 で制御される電流 I 3 を減少させ、逆に、プルダウン回路 2 に流れる電流 I 4 が減少すると、その分、帰還型制御回路 I 1 で制御される電流 I 3 を増加させることにより、常に正常安定点で動作することが可能になる。

[0039]

ここで、プルダウン回路 2 は、1 個のトランジスタTr 4 で実現できるので、レイアウト面積の削減効果は大きい。

[0040]

(第2の実施形態)

次に、本発明の第2の実施形態を図3に示す。

[0041]

前記第1の実施形態では、BGR回路1において正常状態で必要な第1のP型トランジスタT r1のドレイン電流 I1よりも、プルダウン回路2に流れる電流 I4の方が大きくなれば、第1のP型トランジスタT r1のドレイン電流 I1は、正常状態で必要な電流値以上の電流値となって、正常安定点で動作しなくなる。これを避けるために、プルダウン回路2に流れる電流 I4く正常状態での第1のP型トランジスタT r1のドレイン電流 I1となるように、プルダウン回路2のP型トランジスタT r4のトランジスタサイズを最適化する必要がある。しかし、異常安定点でのP型トランジスタT r4のトランジスタ r5は、そのゲートーソース間電圧を決定する電源電圧の2乗に比例する。また、トランジスタは一般的に製造工程が複雑であり、ドレイン電流はばらつき易い欠点がある。このため、上述の電流 I4く(正常状態の I1電流)を満たすように、P型トランジスタT r4のサイズを決定することは比較的難しい。

[0042]

そこで、本実施形態では、図3に示すように、プルダウン回路2Aに、P型トランジスタTr4に加えて、抵抗素子(電流発生素子)R4を設けている。この抵抗素子R4は、一端がP型トランジスタTr4のソース端子に接続され、他端がBGR回路1の第2のP型トランジスタTr2のドレイン端子(ノードN3)に接続される。

[0043]

ノードN3の電圧―

(基準電圧出力端子〇の出力電圧―トランジスタTr4の閾値電圧)

を抵抗素子R4の抵抗値で除算した値になって、ノードN3の電圧を決定する電源電圧の 1乗に比例するようになる。そのため、上述の電流 I4<(正常状態のI1電流)の関係 を満たす設計の容易化が図れる。

[0044]

(第3の実施形態)

続いて、本発明の第3の実施形態を図4に示す。

[0045]

本実施形態では、プルダウン回路 2 Bを、 P型トランジスタ T r 4 とダイオード素子(電流発生素子) D 3 との直列接続により構成している。ダイオード素子 D 3 は、その陽極が B G R 回路 1 のノード N 3 に接続され、陰極が P型トランジスタ T r 4 のソース端子に接続される。その他の構成は、第 1 の実施形態と同様であるので、同一部分に同一符号を付してその説明を省略する。

[0046]

本実施形態では、プルダウン回路2Bに流れる電流 I4は、

ノードN3の電圧-

(基準電圧出力端子Oの出力電圧―トランジスタTr4の閾値電圧)

をダイオード素子D3の端子間インピーダンスで除算した値になって、前記第2の実施形態の抵抗素子R4を使用する場合に比して、BGR回路1のノードN3の電圧を決定する電源依存性が大きくなるが、ダイオード素子D3は、一般的にばらつきが少ないので、上述の電流 I4<(正常状態のI1電流)を満たす設計のより一層の容易化が図れる。

[0047]

(第4の実施形態)

次に、本発明の第4の実施形態を図5に示す。

[0048]

本実施形態では、プルダウン回路2Cを、P型トランジスタTr4と他のP型トランジスタ (電流発生素子) Tr5との直列接続により構成している。前記P型トランジスタTr5は、そのソース端子がBGR回路1のノードN3に接続され、ドレイン端子が自己のゲート端子と前記P型トランジスタTr4のソース端子とに接続されている。

[0049]

本実施形態では、プルダウン回路2Cに流れる電流 I4は、

ノードN 3 の電圧―

(基準電圧出力端子○の出力電圧―トランジスタTr4の閾値電圧)

をトランジスタTr5のソースードレイン端子間インピーダンスで除算した値になる。本実施形態では、2個のトランジスタTr4、Tr5だけでプルダウン回路2Cを設計できるので、第2及び第3の実施形態のように抵抗素子R4やダイオード素子D3の特性を検討する必要がない。

[0050]

尚、本実施形態では、トランジスタTr5のゲート端子をドレイン端子に接続したが、図6に示すように、ゲート端子をグランド等の一定の固定電圧に接続したトランジスタ(電流発生素子)Tr6を設けて、このトランジスタTr6のソースードレイン間インピーダンスを使用しても、前記第3の実施形態と同様の機能を実現できる。

【産業上の利用可能性】

[0051]

以上説明したように、本発明は、消費電流を増加させることなく、また少ない素子数でもってスタートアップ機能を実現することが可能であるので、携帯機器等に使用する場合に電池の寿命を延ばすことが可能であると共に、レイアウト面積を有効に削減できて、コンパクト化及び低コスト化に有効な基準電圧発生回路等として有用である。

【図面の簡単な説明】

[0052]

【図1】本発明の第1の実施形態の基準電圧発生回路を示す回路図である。

【図2】同基準電圧発生回路において、異常安定点から正常安定点に移行する過程の出力電圧、トランジスタのドレイン電流等の変化の様子を示す図である。

【図3】本発明の第2の実施形態の基準電圧発生回路を示す回路図である。


- 【図4】本発明の第3の実施形態の基準電圧発生回路を示す回路図である。
- 【図5】本発明の第4の実施形態の基準電圧発生回路を示す回路図である。
- 【図6】同実施形態の基準電圧発生回路の変形例を示す回路図である。
- 【図7】従来の基準電圧発生回路の一例を示す回路図である。
- 【図8】バンドギャップの異常安定点及び正常安定点を説明する図である。
- 【図9】従来の基準電圧発生回路のスタートアップ回路で使用される差動増幅回路の構成を示す回路図である。

【符号の説明】


```
[0053]
```

1	BGR回路
$2 \cdot 2 A \sim 2 D$	プルダウン回路(スタートアップ回路)
D 1	第1のダイオード素子
D 2	第2のダイオード素子
D 3	ダイオード素子(電流発生素子)
R 1	第1の抵抗素子
R 2	第2の抵抗素子
R 3	第3の抵抗素子
R 4	抵抗素子(電流発生素子)
0	基準電圧出力端子
T r 1	第1のP型トランジスタ
T r 2	第2のP型トランジスタ
T r 3	トランジスタ
T r 4	P型トランジスタ
Tr5, Tr6	P型トランジスタ(電流発生素子)
1 1	帰還型制御回路
1 4	差動増幅回路


【書類名】図面【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】



【図8】



【図9】



【書類名】要約書

【要約】

【課題】基準電圧発生回路において、異常安定点から正常安定点へ移行させるスタートアップ回路での消費電流及び素子数を削減する。

【解決手段】バンドギャップリファレンス回路(BGR回路)1は、電流密度の異なるダイオード素子D1、D2と、3個の抵抗素子R1、R2、R3と、基準電圧出力端子Oに電流を供給するP型の第1のトランジスタTr1と、前記第1トランジスタTr1に流れるドレイン電流をカレントミラー構成によって決定するP型の第2のトランジスタTr2と、帰還型制御回路11とにより構成される。前記BGR回路1にはプルダウン回路2が接続される。このプルダウン回路2は、直列接続された抵抗素子R4及びP型トランジスタTr4を備える。前記抵抗素子R4は第2のP型トランジスタTr2のドレイン端子に接続され、P型トランジスタTr4は、ゲート端子が基準電圧出力端子Oに接続され、ドレイン端子が接地される。

【選択図】 図3

特願2004-122075

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社